【YINGSOO提示】文章部分內(nèi)容來源互聯(lián)網(wǎng)，不代表YINGSOO觀點！若有咨詢“科普FPGA一般設計流程，含5個步驟”等有關服務器、云主機租用、托管、配置、價格問題，請咨詢YINGSOO客服，享受1v1貼心服務！

　　【爆款推薦】服務器價格計算器 | 美國G口服務器 | 日本高防服務器

　　【主機答疑】香港云服務器哪家最穩(wěn)定？小編教你如何選

　　FPGA指的是一款特殊的集成電路，當下最常見的集成電路是晶體管集成電路，如CMOS晶體管集成電路。晶體管集成電路是用金屬導線把很多的晶體管聚集組合成邏輯門，儲存單元成為一個電路，擁有一定的邏輯功能。

　　通常情況，設計數(shù)字邏輯電路的時候沒有進行過用導線連接晶體管的實驗。而是用一種硬件描述語言敲代碼，再去運行綜合軟件，這樣電路設計就完成了。

　　這一流程與現(xiàn)在工業(yè)界常見的ASIC設計流程相同。FPGA的設計流程一般有5個步驟：

　　電路設計-代碼編寫-功能仿真-綜合實現(xiàn)-上板調(diào)試。

　　關于電路設計

　　第一步就是根據(jù)需求規(guī)格制定電路設計方案。明確了需求目標，再把這個需求一步步細化分解，得到電路設計方案。

　　這個方案種應該包含了決定分成多少個流水級/觸發(fā)器/運算器，它們位置分別在哪里，相互如何連接，完整的電路狀態(tài)轉換是什么樣的等。

　　一般僅需要把電路設計細化到寄存器傳輸級，不用精確到邏輯門級別/是晶體管級別。

　　關于代碼編寫

　　代碼編寫階段的工作內(nèi)容是完成上一步電路設計方案的實踐，用硬件描述語言表述出來，讓EDA工具讀懂。

　　關于功能仿真

　　功能仿真階段內(nèi)容是接上一步表達的HDL語言描述出來的設計做出功能仿真驗證。主要是利用軟件仿真模擬去查看電路種的邏輯功能行為與最初的設計需求是否契合。

　　這一過程一般是主動輸入指定的激勵到電路，看電路輸出與預期是否相差太大，不符合預期說明電路邏輯功能存在誤差?？赡芤驗榈谝徊降碾娐吩O計發(fā)生誤差，或者在第二步編寫代碼出現(xiàn)不符合的電路設計情況。

　　及時發(fā)現(xiàn)錯誤后可以及時修改，再繼續(xù)進行流程。這樣有利于每一步錯誤排查節(jié)省時間經(jīng)歷。

　　因為對電路是在RTL級建模，所以功能仿真階段可以不擔心電路的延遲。

　　關于綜合實現(xiàn)

　　綜合實現(xiàn)階段這一過程是HDL代碼到真實芯片電路。就是編譯器使高級語言轉換成目標機器的二進制代碼。

　　可以分為綜合和實現(xiàn)兩個子階段。

　　綜合階段：HDL描述的設計編譯為由基本邏輯單元連接而成的邏輯網(wǎng)表，不過此時的網(wǎng)表還不是最終的門級電路網(wǎng)表。

　　實現(xiàn)階段：才會將綜合出的邏輯網(wǎng)表映射為FPGA中的具體電路，即將邏輯網(wǎng)表中的基本邏輯單元映射到FPGA芯片內(nèi)部固有的硬件邏輯模塊上。隨后，基于布局的拓撲，利用FPGA芯片內(nèi)部的連線資源，將各個映射后的邏輯模塊連接起來。

　　綜合實現(xiàn)過程正常，EDA工具將生成一個比特流文件。這個比特流文件描述的就是最終的電路，該文件只能FPGA芯片讀懂。

　　關于上板調(diào)試

　　在上板調(diào)試階段就要實踐這個電路是否有用了，先把綜合實現(xiàn)階段生成的比特流文件保存到FPGA芯片中，然后運行電路看其工作是否正常，有發(fā)生問題就要調(diào)試、定位出錯的原因。

　　綜上，介紹的FPGA一般設計流程的脈絡，以便大家先建立一個正確的FPGA設計流程整體概念。大家有云服務器、服務器、高防IP需求歡迎咨詢客服

　　暢銷產(chǎn)品：美國服務器租用去首頁參與活動！YINGSOO最新推出Chia奇亞農(nóng)場服務器、Bzz蜂群挖礦服務器、Bzz蜂群母雞服務器、Swarm Bzz挖礦教程【圖文教程】、Swarm Bzz挖礦教程【視頻教程】,《swarm bzz挖礦資料大全》,Bzz節(jié)點租用請咨詢YINGSOO客服！官網(wǎng)maisonbaluchon.cn

版權聲明：本站文章來源標注為YINGSOO的內(nèi)容版權均為本站所有，歡迎引用、轉載，請保持原文完整并注明來源及原文鏈接。禁止復制或仿造本網(wǎng)站，禁止在非maisonbaluchon.cn所屬的服務器上建立鏡像，否則將依法追究法律責任。本站部分內(nèi)容來源于網(wǎng)友推薦、互聯(lián)網(wǎng)收集整理而來，僅供學習參考，不代表本站立場，如有內(nèi)容涉嫌侵權，請聯(lián)系alex-e#qq.com處理。